ID del artículo: 000094408 Tipo de contenido: Resolución de problemas Última revisión: 31/10/2023

¿Por qué falla la simulación VHDL de diseño del Intel® FPGA IP de transmisión Serial Lite III utilizando el software QuestaSim y Questa*-Intel® FPGA Edition?

Entorno

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a un problema en la versión 23.1 del software Intel® Quartus® Prime Pro Edition, es posible que observe errores de simulación VHDL para el diseño del Intel® FPGA IP de transmisión Serial Lite III con modo de reloj estándar para los dispositivos Intel® Stratix® de 10 L/H-tile cuando se utiliza la última versión del software QuestaSim y Questa*-Intel® FPGA Edition.

    Resolución

    Para evitar este error de simulación, puede utilizar la versión anterior de Questa Simulator 2022.1.

    Este problema se solucionará en una versión futura del software Intel® Quartus® Prime Pro Edition.

    Productos relacionados

    Este artículo se aplica a 5 productos

    FPGA Intel® Stratix® 10 AX
    FPGA Intel® Strantix® 10 GX
    FPGA Intel® Strantix® 10 MX
    FPGA de sistema integrado en chip Intel® Stratix® 10 SX
    FPGA Intel® Strantix® 10 TX

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.