Descripción
Debido a un problema en la versión 22.4 y anteriores del software Intel® Quartus® Prime Pro Edition, la Intel® FPGA Hard IP Ethernet F-Tile con PTP habilitado no es compatible con el simulador VHDL de Aldec* Riviera*.
Es posible que se quede atascado esperando datos de compensación de TX/RX PTP Aserción válida al simular con el simulador VHDL de Aldec* Riviera*.
Resolución
No hay ninguna solución para este problema.
Está previsto que este problema se solucione en una versión futura del software Intel® Quartus® Prime Pro Edition.