Debido a un problema en el software Intel® Quartus® Prime Pro Edition versión 22.2 y anteriores, es posible que vea que el analizador de sincronización informa relojes de borde negativo como relojes de borde positivo para los registros en CELDAS DE E/S. Este problema solo afecta a los diseños dirigidos a Intel Agilex® dispositivos.
Para evitar este problema, deshabilite manualmente el registro empacando en cualquier FF que tenga un reloj invertido en una celda de E/S. Por ejemplo:
set_instance_assignment -name FAST_INPUT_REGISTER -to <to> -entity <entity name> OFF
set_instance_assignment -name FAST_OUTPUT_ENABLE_REGISTER -to <to> -entity <entity name> OFF
set_instance_assignment -name FAST_OUTPUT_REGISTER -to <to> -entity <entity name> OFF
Este problema se ha solucionado comenzando con el software Intel® Quartus® Prime Pro Edition versión 22.3.