ID del artículo: 000091738 Tipo de contenido: Resolución de problemas Última revisión: 15/08/2023

¿Por qué el bit de registro SCDCS del indicador de estado HDMI clock_detected Intel® FPGA IP es siempre cero cuando se lee?

Entorno

    Intel® Quartus® Prime Pro Edition
    HDMI*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en la versión 21.3 del software Intel® Quartus® Prime Pro Edition del Intel® FPGA IP HDMI, al leer el bit de registro SCDCS del indicador de estado 0 (clock_detected) devolverá incorrectamente el valor como 0. Este problema solo afecta a los diseños que utilizan la Intel® FPGA IP HDMI en modo TMDS.

Resolución

Para evitar este problema al utilizar el software Intel® Quartus® Prime Pro Edition versión 21.3 de la Intel® FPGA IP HDMI, instale el parche 0.43.

Descargue el parche Intel® Quartus® Prime Pro Edition versión 21.3 Parche 0.43 para Windows (.exe)

Descargue el parche Intel® Quartus® Prime Pro Edition versión 21.3 Parche 0.43 para Linux (.run)

Descargue el archivo Léame para Intel® Quartus® Prime Pro Edition versión 21.3 parche 0.43 (.txt)

Está previsto que este problema se solucione en una versión futura del software Intel® Quartus® Prime Pro Edition.

Productos relacionados

Este artículo se aplica a 3 productos

Mostrar todo

1

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.