ID del artículo: 000091015 Tipo de contenido: Resolución de problemas Última revisión: 13/02/2023

¿Por qué falla el inicio de enlace después de un ciclo de alimentación complejo raíz cuando se utiliza el Intel® FPGA IP P-Tile para PCI Express* en la configuración de puertos finales o ascendentes con Intel® Quartus® Prime Pro Edition Sof...

Entorno

    Intel® Quartus® Prime Pro Edition
    Interfaces
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en la Intel® FPGA IP P-Tile para PCI Express* con el software Intel® Quartus® Prime Pro Edition versión 22.1, el fallo de enlace se producirá después de un ciclo de alimentación complejo raíz cuando se utilice el esquema de reloj común como modo de puerto de conexión o puerto ascendente.

 

 

Resolución

Para evitar este problema al utilizar el software Intel® Quartus® Prime Pro Edition versión 22.1, implemente un esquema de reloj independiente.

Este problema se corrigió a partir de la Intel® Quartus® versión 22.3 del software Prime Pro Edition.

Productos relacionados

Este artículo se aplica a 2 productos

Mostrar todo

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.