ID del artículo: 000090545 Tipo de contenido: Resolución de problemas Última revisión: 24/03/2023

¿Por qué 100GE-2 FEC no se cuentan correctamente cuando se utiliza el kit de herramientas ethernet hard IP de Intel Agilex® 7 FPGA E-tile?

Entorno

  • Intel® Quartus® Prime Pro Edition
  • Inspector de enlaces Ethernet
  • E-tile Hard IP para Ethernet FPGA IP Intel®

    • Windows® 10, 64-bit*

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a un problema en el software del kit de herramientas Ethernet, cuando crea una instancia de un PAM4 100G-2 en el hard IP de mosaico electrónico para Intel® FPGA IP Ethernet en Intel Agilex® 7 FPGA y observa un código de código no corregido en el manual de herramientas de Ethernet físico Intel Agilex 7 E-tile Hard IP, el valor de conteo siempre será 0.

    El valor correcto se puede leer en el registro de corrección de errores a futuro (FEC) 0x220.

    Resolución

    Este problema se corrigió a partir de la Intel® Quartus® versión 22.3 del software Prime Pro Edition.

    Productos relacionados

    Este artículo se aplica a 1 productos

    FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.