ID del artículo: 000090429 Tipo de contenido: Resolución de problemas Última revisión: 07/01/2023

¿Por qué veo errores no correegibles en el enlace de PCI Express al ejecutar la función de margen Eye Viewer del kit de herramientas de depuración P-Tile?

Entorno

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

La función P-Tile Avalon® Streaming Intel® FPGA IP para PCI Express Eye Viewer del kit de herramientas de depuración de P-Tile no admite un muestreador de errores independiente para realizar un margen de ojo.
El margen de ojo se realiza en la ruta de datos real. Como resultado, el margen de ojo puede producir errores no correteables en el flujo de datos y provocar que el LTSSM vaya al estado de recuperación
 

Resolución

Para solucionar este problema, enmascara todos los errores (por ejemplo, registros de AER) mientras se realiza el margen del ojo y se restablecen todos los contadores de errores,
registros de error, etc. después de que se complete el margen del ojo.
 

Productos relacionados

Este artículo se aplica a 1 productos

FPGA Intel® Stratix® 10 DX

1

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.