ID del artículo: 000089901 Tipo de contenido: Resolución de problemas Última revisión: 05/06/2023

Error (supresible): .. /.. /ip/ed_sim/ed_sim_tester_0/sim/ed_sim_tester_0.vhd(93): (vopt-1130) el puerto "channel_strobe_out_in" de la entidad "phylite_tester" no se encuentra en el componente que se crea una instancia.

Entorno

  • Intel® Quartus® Prime Pro Edition
  • Questa*-Edición FPGA Intel®
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a un problema en la Intel® Quartus® software Prime Pro Edition versión 22.1, es posible que vea el error de compilación anterior en el software Questa*-Intel® FPGA Edition versión 2022.1 mientras ejecuta una simulación del ejemplo de diseño basado en VHDL de PHY Lite para interfaces paralelas Intel Agilex® FPGA IP. Esto se debe al probador de IP PHYLITE con generador y comprobación PRBS contenido en el ejemplo de diseño que utiliza el puerto "channel_strobe_out_in", que ya no se utiliza en PHY Lite para interfaces paralelas Intel Agilex® IP FPGA.

    Resolución

    Para solucionar este problema, suprima el error reemplazando la línea 127 en el msim_setup.tcl de la siguiente manera:

    establecer USER_DEFINED_ELAB_OPTIONS "-suppress 1130, 14408, 16154"

    Este problema se ha solucionado a partir de Intel® Quartus® software Prime Pro Edition v22.2.

    Productos relacionados

    Este artículo se aplica a 1 productos

    FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.