ID del artículo: 000089766 Tipo de contenido: Resolución de problemas Última revisión: 06/04/2022

¿Por qué no hay respuesta en el canal de datos de lectura AXI en Intel® Stratix® simulación de IP de memoria de gran ancho de banda (HBM2) 10 MX FPGA?

Entorno

  • Software de diseño Intel® Quartus® Prime
  • Memoria de gran ancho de banda (HBM2) Interface FPGA IP Intel®
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Cuando las señales de la interfaz HBM2 AXI se establecen en estado desconocido antes y después del comando de lectura en la simulación de HBM2, es posible que vea que no hay respuesta en el canal de datos de lectura de HBM2 AXI.

    Resolución

    Debido a que no hay estado no deseado en el comportamiento real del hardware, las señales de la interfaz AXI se capturarán como 0 o 1, por lo que no se espera el estado desconocido en la simulación.

    Para evitar esto, puede establecer las signlas en la interfaz HBM2 AXI en simulación a valores aleatorios en lugar de configurarlos en estado desconocido.

    Productos relacionados

    Este artículo se aplica a 1 productos

    FPGA Intel® Strantix® 10 MX

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.