¿Por qué hay errores de bits intermitentes en la PI de PHY Lite para interfaces paralelas para los diseños de ruta de entrada de FPGA de Agilex™ 7 FPGA y Agilex™ 9?

Debido a un problema en la versión 21.4 del software Quartus® Prime Pro Edition, es posible que encuentre fallas funcionales o errores de bits en las rutas de la periferia al núcleo (P2C) cuando utiliza PHY Lite para IP de interfaces paralelas para Agilex®™ 7 y Agilex™ 9 FPGA. Esto se debe a que no se analiza el momento de las rutas de transferencia P2C.

Este problema solo afecta a las transferencias P2C dentro de PHY Lite para IP de interfaces paralelas para Agilex™ 7 FPGA y Agilex™ 9 FPGA.

Hay disponible un parche para solucionar este problema para la versión 21.4 del software Quartus® Prime Pro Edition.
Descargue e instale el parche 0.02 desde el siguiente enlace.

Para el software Quartus® Prime Pro Edition versión 21.4

• Descargar parche 0.02 para Windows (quartus-21.4-0.02-windows.exe)
• Descargar parche 0.02 para Linux (quartus-21.4-0.02-linux.run)
• Descargue el archivo Léame para el parche 0.02 (quartus-21.4-0.02-readme.txt)

Este problema se solucionó a partir de la versión 22.1 del software Quartus® Prime Pro Edition.