¿Por qué hay errores de bits intermitentes en PHY Lite para Intel FPGA IP de interfaces paralelas para los diseños de ruta de entrada Intel Agilex® 7 y Intel Agilex® 9 FPGA?

Debido a un problema en la versión 21.4 del software Intel® Quartus® Prime Pro Edition, es posible que encuentre fallas funcionales o errores de bits en las rutas de Peri aptas para núcleo (P2C) cuando se utiliza PHY Lite para Intel FPGA IP de interfaces paralelas para Intel Agilex® 7 y Intel Agilex® 9 FPGA. Esto se debe a que no se analiza la sincronización de las rutas de transferencia P2C.

Este problema solo afecta las transferencias P2C dentro de PHY Lite para las interfaces paralelas Intel FPGA IP para Intel Agilex 7 y Intel Agilex 9 FPGA.

No hay una solución alternativa a este problema, pero está previsto que se lance un parche.

Este problema está programado para ser solucionado en un futuro lanzamiento del software Intel® Quartus® Prime Pro Edition.