Descripción
Es posible que este error se vea en el software Intel® Quartus® Prime Pro Edition v21.3 y versiones anteriores cuando se utilizan IOPLLs en Banks 3C y 3D en Intel Agilex® 7 dispositivos FPGA SoC de la serie F.
El error se produce porque los bancos GPIO compartidos HPS (3C y 3D) no admiten IOPLL en los modos de compensación sincrónica normal y de fuente.
Resolución
Si el IOPLL necesita funcionar en modos normal o sincrónico de fuente, seleccione una ubicación que no esté adyacente al banco HPS. Como alternativa, elija otro modo de compensación IOPLL.
Esta información se añadirá a una versión futura de la Guía del usuario de PLL y reloj de Intel Agilex® 7 FPGA.