ID del artículo: 000087477 Tipo de contenido: Resolución de problemas Última revisión: 17/02/2023

¿Cómo puedo acceder a los registros de espacio de configuración de intel® L y H-tile Avalon® Streaming IP para PCI Express* en modo de puerto raíz?

Medio ambiente

  • Intel® Quartus® Prime Pro Edition
  • Hard IP Avalon-ST Intel® Stratix® 10 para PCI Express*
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Cuando se utiliza intel® L- y H-tile Avalon® Streaming IP para PCI Express* en modo de puerto raíz, la interfaz de reconfiguración de hip se debe habilitar para acceder a los registros de espacio de configuración del puerto raíz.

     

     

    Resolución

    En una versión futura de la versión Intel® Quartus® Prime Design Software, aparecerá un mensaje de error en Intel® Quartus® Prime Design Software si la interfaz de reconfiguración hip no está habilitada en el modo de puerto raíz.

    Productos relacionados

    Este artículo se aplica a 3 productos

    FPGA Intel® Strantix® 10 GX
    FPGA de sistema integrado en chip Intel® Stratix® 10 SX
    FPGA Intel® Strantix® 10 TX

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.