ID del artículo: 000087477 Tipo de contenido: Resolución de problemas Última revisión: 11/10/2023

¿Cómo accedo a los registros de espacio de configuración de la IP de transmisión de la Avalon® L- y H-tile de Intel® para PCI Express* en modo de puerto raíz?

Entorno

  • Intel® Quartus® Prime Pro Edition
  • Hard IP Avalon-ST Intel® Stratix® 10 para PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Cuando se utiliza la IP de transmisión de Avalon® Intel L- y H-tile para PCI Express* en modo de puerto raíz, la interfaz de reconfiguración de cadera debe estar habilitada para acceder a los registros de espacio de® configuración del puerto raíz.

    Resolución

    No hay ningún plan para cambiar la configuración IP y los mensajes. Los usuarios deben habilitar la interfaz de reconfiguración de cadera en el modo de puerto raíz al acceder a los registros de espacio de configuración.

    Productos relacionados

    Este artículo se aplica a 3 productos

    FPGA Intel® Strantix® 10 GX
    FPGA de sistema integrado en chip Intel® Stratix® 10 SX
    FPGA Intel® Strantix® 10 TX

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.