ID del artículo: 000086809 Tipo de contenido: Resolución de problemas Última revisión: 15/08/2023

¿Por qué las señales strobe_out y strobe_out_n se colocan en pines no adyacentes cuando se utiliza la luz estroboscópica complementaria en el PHY Lite para interfaces paralelas Intel® Arria® 10 FPGA IP?

Entorno

    Intel® Quartus® Prime Pro Edition
    Intel® Quartus® Prime Standard Edition
    PHY Lite para interfaces paralelas FPGA IP Intel® Arria® 10
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en PHY Lite para interfaces paralelas Intel® Arria® 10 FPGA IP, las señales strobe_out y strobe_out_n se colocan en pines no adyacentes cuando se seleccionan luces estroboscópicas complementarias y se compila el diseño sin asignaciones de ubicación de pines.

Resolución

Para evitar este problema, asigne las ubicaciones de pines de las señales de strobe_out y strobe_out_n colocándolas en los pines DQS/DQSn adyacentes.

Productos relacionados

Este artículo se aplica a 1 productos

Mostrar todo

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.