Recibirá este mensaje de error cuando "genere HDL" después del conmutador de voltaje de convertidor de referencia de analógico a digital (ADC) desde el modo externo al modo interno en Intel® FPGA IP ADC modular de 10 FPGA de Intel® MAX®. Este problema se debe a que el archivo IP hw.tcl establece el rango permitido de la fuente de voltaje de referencia externa a un valor predeterminado de 0.0-2.5 V en lugar del rango válido que permite el dispositivo seleccionado.
Este problema se resolverá en la futura versión de Intel® Quartus® Software Prime. Siga estos pasos para la solución transitoria temporal cuando el conmutador de voltaje de referencia ADC del modo externo al modo interno:
- Establezca el voltaje de referencia de ADC externo a 2,5 V y por debajo antes de cambiar al modo interno.
- Genere el HDL.
- Cambie el voltaje de referencia del ADC al modo interno.
- Vuelva a generar el HDL.