ID del artículo: 000086691 Tipo de contenido: Resolución de problemas Última revisión: 19/03/2023

¿Por qué la señal de reloj de salida del Intel® FPGA IP ALTCLKCTRL se utiliza en gran cantidad en dispositivos Intel® Arria® 10 SX?

Entorno

  • Intel® Quartus® Prime Pro Edition
  • ALTCLKCTRL FPGA IP Intel®
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a un problema en el software Intel® Quartus® Prime, es posible que vea que, para los dispositivos 10 SX de Intel® Arria®, la señal de reloj de salida alTCLKCTRL Intel® FPGA IP es intensa cuando se le asigna a la ubicación CLKCTRL_2L_G_I17 .

    Resolución

    Para solucionar este problema, cree un ejemplo de subsanación de la Intel® FPGA IP ALTCLKCTRL y agregue las siguientes asignaciones en el archivo de configuración de Quartus (.qsf) para conservar la instancia de resumen y corregir la ubicación a CLKCTRL_2L_G_I17.

    set_location_assignment CLKCTRL_2L_G_I17 a

    set_instance_assignment -name PRESERVE_FANOUT_FREE_WYSIWYG ON -to

     

    Productos relacionados

    Este artículo se aplica a 1 productos

    FPGA de sistema integrado en chip Intel® Arria® 10 SX

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.