ID del artículo: 000086623 Tipo de contenido: Resolución de problemas Última revisión: 20/06/2023

¿Por qué se borra el contenido del bloque SPT/CPB cuando se utiliza el cliente de correo Intel® FPGA IP en Intel® Stratix® 10 o en todos los dispositivos Intel Agilex® para ejecutar el comando QSPI_ERASE para borrar y actualizar la partició...

Entorno

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a un problema en el software Intel® Quartus® Prime Pro Edition a partir de la versión 19.3 y superior, cuando el usuario asigne manualmente la dirección de inicio de la partición P1 o la Imagen de aplicación 1, la herramienta Generador de archivos de programación asignará el contenido de la tabla de sub particiones (SPT) o el bloque de puntero (CPB) en el mismo sector flash (64 KB) con la partición P1 o la imagen de aplicación 1.

    Por lo tanto, se borrará el contenido del bloque SPT/CPB cuando se utilice la Intel® FPGA IP del cliente de correo en Intel® Stratix® 10 o en Intel Agilex® dispositivos para ejecutar el comando QSPI_ERASE de borrar y actualizar la partición P1 o la Imagen de aplicación 1.

    Resolución

    Para solucionar esto, agregue 32 KB de "desmantele" a la imagen de fábrica.

    Este problema está programado para ser solucionado en un futuro lanzamiento del software Intel® Quartus® Prime Pro Edition.

    Productos relacionados

    Este artículo se aplica a 2 productos

    FPGAs y FPGAs de sistema integrado en chip Intel® Agilex™
    FPGA de SoC y FPGA Intel® Stratix® 10

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.