ID del artículo: 000085882 Tipo de contenido: Mensajes de error Última revisión: 26/11/2024

Advertencia (17548): Advertencia de VHDL en <vhdl file="">: el comparador de magnitud en valores codificados por el usuario puede crear diferencias entre simulación y síntesis</vhdl>

Entorno

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en la versión 17.1 y anteriores del software Quartus® Prime Pro Edition, es posible que vea esta advertencia durante la síntesis. Este problema se produce en diseños que utilizan VHDL y el atributo 'pos.

No es seguro ignorar esta advertencia y la lógica producida es funcionalmente incorrecta.

Resolución

Para evitar este problema, no utilice el atributo 'pos o agregue esta asignación a su .qsf (archivo de configuración de Quartus).

set_global_assignment -name ENABLE_STATE_MACHINE_INFERENCE DESACTIVADO

Esto significará que sus máquinas de estado no se inferirán con una codificación en un solo caliente.

Este problema está programado para solucionarse en una versión futura del software Quartus® Prime Pro Edition y las instancias futuras de una diferencia de simulación y síntesis están programadas para convertirse en un error en lugar de una advertencia.

Productos relacionados

Este artículo se aplica a 1 productos

Mostrar todo

1

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.