ID del artículo: 000085881 Tipo de contenido: Resolución de problemas Última revisión: 18/11/2024

¿Por qué no se puede sintetizar el código fuente Verilog HDL cifrado?

Entorno

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a un problema en el software Quartus® Prime Pro Edition versión 17.1 y anteriores, es posible que vea mensajes de error al sintetizar el archivo HDL Verilog cifrado. Este problema se produce cuando se agrega el archivo en la GUI.

    Resolución

    Puede evitar este problema agregando archivos cifrados en .qsf (archivo de configuración de Quartus) que se muestra manualmente como se muestra a continuación.

    set_global_assignment -name VERILOG_FILE <nombre de archivo>.vp

    Productos relacionados

    Este artículo se aplica a 1 productos

    Dispositivos programables Intel®

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.