ID del artículo: 000085866 Tipo de contenido: Resolución de problemas Última revisión: 14/11/2024

¿Por qué aparece el error "se puede elegir al mismo tiempo la opción de borrado sincrónico o la opción de activar reloj" en la generación de Platform Designer con Stratix® 10 FPGA?

Entorno

    Intel® Quartus® Prime Pro Edition
    Registro de desplazamiento (basado en RAM) FPGA IP Intel®
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Debido a un problema en la versión 17.1 del software Quartus® Prime Pro Edition con el dispositivo Stratix® 10, es posible que vea el mensaje de error del editor de parámetros de IP Shift Register (basado en RAM) mencionado anteriormente en la generación de Platform Designer. Esto sucede cada vez que intenta crear una instancia del puerto de borrado sincrónico y el puerto de habilitación del reloj juntos.

Resolución

Para evitar el problema, deshabilite el puerto de borrado sincrónico o el puerto de activación del reloj.

Productos relacionados

Este artículo se aplica a 1 productos

Mostrar todo

1

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.