ID del artículo: 000085834 Tipo de contenido: Mensajes de error Última revisión: 23/03/2023

Advertencia crítica: *_p0_pin_map.tcl: Error al encontrar el reloj PLL para pines *:s0|*:sequencer_scc_mgr_inst|scc_state_curr. STATE_SCC_IDLE

Entorno

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Verá este mensaje de advertencia crítico si compila el controlador DDR3 con UniPHY con la siguiente asignación. En este caso, el software Quartus® II no puede encontrar pll_config_clock.

set_global_assignment -name EXTRACT_VERILOG_STATE_MACHINES DESACTIVADO

El software Quartus II buscará *:s0|*:sequencer_scc_mgr_inst|scc_state_curr. STATE_SCC_IDLE buscar en pll_config_clock.

El estado desaparece si no se permite la generación de máquinas de estado. Por lo tanto, el software Quartus® II no puede encontrar el reloj.

Resolución

Este problema se corrigió en Intel® Quartus® versión 13.1 del software Prime Edition.

Productos relacionados

Este artículo se aplica a 11 productos

FPGA Arria® V GT
FPGA Arria® V GX
FPGA SoC Arria® V SX
FPGA Stratix® V E
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Stratix® IV E
FPGA Stratix® IV GX
FPGA Stratix® IV GT
FPGA SoC Arria® V ST

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.