ID del artículo: 000085555 Tipo de contenido: Resolución de problemas Última revisión: 02/08/2023

Configuración a través de la implementación del protocolo (CvP) en Altera guía del usuario: Documente el problema conocido

Entorno

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Edición 285006: Capítulo 3, Topologías CvP, versión 2015.01.12

Las figuras 3-1, 3-2, 3-3, 3-4 y 3-5 muestran los números de resistencia pull-up para nSTATUS, nCONFIG, CONFDONE y CvP_CONFDONE como 10kw, pero estos deben ser 10k Ohm.

Resolución

Este problema se resolvería en la publicación del documento posterior.

Productos relacionados

Este artículo se aplica a 13 productos

FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA SoC Arria® V SX
FPGA de sistema integrado en chip Cyclone® V ST
FPGA de sistema integrado en chip Cyclone® V SX
FPGA SoC Arria® V ST
FPGA Arria® V GX
FPGA Arria® V GT
FPGA de sistema integrado en chip Cyclone® V SE

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.