ID del artículo: 000085404 Tipo de contenido: Resolución de problemas Última revisión: 22/08/2023

¿Cuál es el propósito de las señales HPS SoC out1_n y out2_n?

Entorno

  • Edición de suscripción de Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Al enrutar la salida del HPS UART al FPGA, se generan señales adicionales (out1_n y out2_n). Debido a un problema, la funcionalidad de out1_n y out2_n no se describe en el manual del dispositivo

    Resolución

    Estas dos señales, out1_n y out2_n, son salidas designadas por el usuario y se pueden establecer en un mínimo activo programando el bit OUT1 o OUT2 del registro de control MODEM a un nivel alto. Una operación de restablecimiento maestro establece esta señal en su estado inactivo (alto).

    Esta información se agrega a partir de la versión 15.1 del manual del dispositivo.

    Productos relacionados

    Este artículo se aplica a 4 productos

    FPGA SoC Arria® V SX
    FPGA de sistema integrado en chip Cyclone® V SE
    FPGA de sistema integrado en chip Cyclone® V ST
    FPGA de sistema integrado en chip Cyclone® V SX

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.