ID del artículo: 000085097 Tipo de contenido: Resolución de problemas Última revisión: 25/07/2023

¿Por qué la señal Altera PLL IP no phase_done afirma en la simulación a nivel de puerta del desplazamiento de fase dinámico?

Entorno

  • Edición de suscripción de Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a un problema en la versión 15.0.2 y anteriores del software Quartus® phase_done no puede afirmar después de un cambio de fase mediante phase_en pulso en la simulación a nivel de puerta del cambio de fase dinámico con Altera PI PLL.

    Este problema sólo afecta a la simulación.

    Resolución

    Este problema se corrigió en el software Intel® Quartus® Prime Standard versión 16.0

    Artículos relacionados

    Productos relacionados

    Este artículo se aplica a 15 productos

    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Cyclone® V GX
    FPGA Stratix® V GT
    FPGA Stratix® V GS
    FPGA Arria® V GZ
    FPGA SoC Arria® V SX
    FPGA de sistema integrado en chip Cyclone® V ST
    FPGA SoC Arria® V ST
    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA Cyclone® V E
    FPGA Stratix® V E
    FPGA de sistema integrado en chip Cyclone® V SE
    FPGA de sistema integrado en chip Cyclone® V SX

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.