ID del artículo: 000085043 Tipo de contenido: Información y documentación sobre productos Última revisión: 17/04/2023

¿Cómo puedo evitar la contrarreforma de salida PLL en Quartus® II 12.1 y versiones posteriores para dispositivos Intel® Stratix®, Arria® V y Cyclone® V FPGA?

Entorno

  • Software Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    En las versiones 12.1 y posteriores de Quartus® II, puede utilizar la variable QSF UNFORCE_MERGE_PLL_OUTPUT_COUNTER para evitar que los contadores de salida PLL se usen en dispositivos Stratix® V, Arria® V o Cyclone® V.

    Resolución

    A continuación, se muestra un ejemplo de la asignación que se realiza a un contador de resultados PLL:

    set_instance_assignment -name UNFORCE_MERGE_PLL_OUTPUT_COUNTER ON -to "mypll:inst|mypll_0002:mypll_inst|altera_pll:altera_pll_i*"

    Artículos relacionados

    Productos relacionados

    Este artículo se aplica a 15 productos

    FPGA de sistema integrado en chip Cyclone® V SX
    FPGA Stratix® V E
    FPGA Cyclone® V GT
    FPGA Stratix® V GX
    FPGA Stratix® V GT
    FPGA Cyclone® V GX
    FPGA Stratix® V GS
    FPGA Arria® V GZ
    FPGA SoC Arria® V SX
    FPGA de sistema integrado en chip Cyclone® V ST
    FPGA SoC Arria® V ST
    FPGA Arria® V GX
    FPGA Arria® V GT
    FPGA Cyclone® V E
    FPGA de sistema integrado en chip Cyclone® V SE

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.