Verá este mensaje de error en el software Quartus® II cuando utilice la megafunción ALTCLKCTRL establecida para la ruta externa y el puerto 'ena'. Esto afecta a las familias de dispositivos Stratix® V, Arria® V y Cyclone® V.
La única configuración legal admitida para ¿Cómo desea registrar el puerto 'ena' es el "borde descendente del reloj de entrada". Sin embargo, debido a un error en el software Quartus II hasta la versión 13.0 SP1, recibirá el siguiente error durante la compilación del diseño cuando utilice esta opción en la megafunción ALTCLKCTRL:
Error (15845): Valor no válido "falling edge" para ena_register_mode parámetro en el bloque de habilitación de reloj "<altclkctrl instance name> sd1" -- el valor debe ser doble registro cuando se utiliza la entrada ena y el tipo de reloj es "External Clock Output".
Si necesita utilizar una megafunción ALTCLKCTRL establecida para la ruta externa y el puerto \'ena\' en las familias de dispositivos afectados, póngase en contacto con mySupport y proporcione el siguiente número de referencia para una solución alternativa: rd08082013_561.
Este problema se corrigió en el Intel® Quartus® 13.1.