ID del artículo: 000084734 Tipo de contenido: Resolución de problemas Última revisión: 13/07/2023

¿Hay algún problema conocido con la integridad de la señal del transceptor Tx que pueda aumentar el BER en dispositivos de producción de Stratix® V GX?

Entorno

  • Edición de suscripción de Intel® Quartus® II
  • PHY Lite para interfaces paralelas FPGA IP Intel® Stratix® 10
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Sí, debido a un error en las versiones de software de Quartus® II 12.0, 12.0SP1 y 12.0SP2, es posible que vea un fallo periódicos en los pines de transceptor Tx de los dispositivos de producción de Stratix® V GX.

    El fallo producirá un aumento de la inestabilidad de Tx de jjr que puede resultar en una tasa de error de bit (BER) ligeramente mayor.

    Resolución

    Para solucionar este problema, instale el parche adecuado a continuación.

    Parches para el software Quartus® II versión 12.0 dp2

    Parches para el software Quartus® II versión 12.0 dp3

    Parches para el software Quartus® II versión 12.0 SP1

    Parches para el software Quartus® II versión 12.0 SP2

    Después de instalar el parche, regenera tu sistema de transceptor PHY y/o QSYS y vuelve a compilar el proyecto.

    Productos relacionados

    Este artículo se aplica a 2 productos

    FPGA Stratix® V GX
    FPGA Stratix® V

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.