ID del artículo: 000084490 Tipo de contenido: Resolución de problemas Última revisión: 31/03/2023

¿Por qué avl_ready descontinuar después de que se afirma avl_write_req en mi PI del controlador de alto desempeño DDR3 y DDR2 SDRAM II?

Entorno

    Edición de suscripción de Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

Cuando el código de corrección de errores (ECC) está activado, verá avl_ready desafiar después de que se afirme avl_write_req aumenta la latencia de escritura. Es porque el controlador debe esperar los datos entrantes (señal lista para desajuste) y, a continuación, decidir si se requiere una operación de lectura-modificación-escritura durante la carga de comandos.

Resolución

Este comportamiento no se producirá si el ECC está deshabilitado.

Este problema se corrigió a partir de la versión 12.0 del software Quartus® II.

Productos relacionados

Este artículo se aplica a 9 productos

Mostrar todo

1

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.