ID del artículo: 000084437 Tipo de contenido: Resolución de problemas Última revisión: 16/05/2023

¿Por qué mis datos de escritura de canal 0 están llegando a todos mis canales PHY nativos en mi diseño multicanal?

Entorno

  • Edición de suscripción de Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a un problema en la versión 14.1 del software Quartus® II, los datos de reconfiguración del canal 0 se escribieron incorrectamente en todos los canales de la instancia. Este problema se produce cuando una instancia de PHY nativo de varios canales utiliza una interfaz de memoria mapeada Avalon multicanal independiente para la reconfiguración dinámica.

    Resolución

    Para solucionar este problema,

    1. Abra el archivo <variant_name>/alt_xcvr_native_avmm_nf.sv.
    2. Busque la línea 158.
    3. Cámbiese de:

    Línea actual 158:

    asignar avmm_writedata[ig*8:8] = arb_writedata[7:0];

    Para:

    Línea 158 corregido:

    asigne avmm_writedata[ig*8:8] = arb_writedata[ig*32:8];

    Este problema está programado para ser solucionado en un futuro lanzamiento del software Quartus.

    Productos relacionados

    Este artículo se aplica a 4 productos

    FPGA de SoC y FPGA Intel® Arria® 10
    FPGA Intel® Arria® 10 GT
    FPGA Intel® Arria® 10 GX
    FPGA de sistema integrado en chip Intel® Arria® 10 SX

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.