ID del artículo: 000084312 Tipo de contenido: Resolución de problemas Última revisión: 07/08/2023

¿Por qué no se produce la fusión de bloques DSP?

Entorno

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

El software Quartus® II no puede combinar multiplicadores independientes en uno o dos bloques DSP cuando se utilizan las familias de dispositivos Cyclone® V, Arria® V y Stratix® V.

Por ejemplo:

Tres multiplicadores independientes de 9x9 se ajustan en tres bloques DSP en lugar de fusionarse en un bloque DSP.

Dos multiplicadores independientes de 16x16 se ajustan en dos bloques DSP en lugar de fusionarse en un bloque DSP.

Tres multiplicadores independientes de 18x18 se ajustan en tres bloques DSP en lugar de fusionarse en dos bloques DSP.

Resolución

La fusión de multiplicadores independientes surtirá efecto automáticamente cuando el software Quartus® II haya determinado que los bloques DSP son insuficientes® en el dispositivo o dentro de una región de LogicLock.

Productos relacionados

Este artículo se aplica a 15 productos

FPGA Arria® V GZ
FPGA SoC Arria® V SX
FPGA de sistema integrado en chip Cyclone® V ST
FPGA SoC Arria® V ST
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA de sistema integrado en chip Cyclone® V SE
FPGA de sistema integrado en chip Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Cyclone® V GX
FPGA Stratix® V GS

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.