En la ficha Diagnósticos del editor de parámetros de IP Intel® Arria® 10 FPGA, se puede seleccionar la opción PHY abstracta para acelerar la simulación RTL de la PI de interfaces de memoria externa Intel® Arria® 10 FPGA.
Durante la primera ejecución de simulación, el archivo altera_emif_nios_force_abphy.sv se actualiza con fuerzas de señal para implementar la calibración PHY.
Una vez completada la primera ejecución de simulación, debe volver a compilar el conjunto de archivos de simulación antes de volver a ejecutar la simulación.
Si no vuelve a compilar el conjunto de archivos antes de ejecutar la simulación, aparecerá que la PHY se mantendrá en reinicio incluso si se ha anulado la afirmación de la señal de global_reset_n .