ID del artículo: 000083938 Tipo de contenido: Resolución de problemas Última revisión: 04/04/2023

¿Por qué mi Intel® Arria® 10 fPLL genera una frecuencia de reloj incorrecta o relojes desalineados?

Entorno

  • Edición de suscripción de Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a un problema en la versión 15.0 de Quartus® II, un fPLL de Intel® Arria® 10 puede generar frecuencias de reloj incorrectas o relojes desalineados en estas circunstancias:

    Caso 1: La frecuencia de reloj de salida puede ser incorrecta después de la reconfiguración dinámica entre los modos de entero y fracción.

    Caso 2: Si el fPLL en el modo de núcleo tiene varias salidas, es posible que los relojes de salida no estén en fase.

     

     

    Resolución

    Este problema se corrigió en Intel® Quartus® Versión 15.1.2 y posteriores del software Prime.

    Productos relacionados

    Este artículo se aplica a 4 productos

    FPGA Intel® Arria® 10 GT
    FPGA Intel® Arria® 10 GX
    FPGA de sistema integrado en chip Intel® Arria® 10 SX
    FPGA de SoC y FPGA Intel® Arria® 10

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.