ID del artículo: 000083319 Tipo de contenido: Resolución de problemas Última revisión: 16/02/2023

IPs avanzadas de detección de SEU e inyección de fallos

Entorno

  • Intel® Quartus® Prime Pro Edition
  • Detección avanzada de SEU FPGA IP Intel®
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a un problema con el software Intel® Quartus® Prime, es posible que vea advertencias del analizador de tiempo con respecto a los relojes sin restricciones.

    Se requieren restricciones de tiempo para operar correctamente los PIS SEU (IPs de detección avanzada de SEU e inyección de fallos). El usuario debe proporcionar estas restricciones en un archivo synopsys* Design Constraint (.sdc).

     

     

    Resolución

    Para evitar este problema, agregue estas restricciones , ya sea agregándolas directamente en un archivo de restricciones de SDC existente o poniéndolas en un archivo por separado (por ejemplo, "seu_constraints.sdc").

     

    # restricciones para SEU IP

    create_clock -name intosc -period 10.000 [get_nets {*|alt_fault_injection_component|alt_fi_inst|entosc}]

    create_generated_clock -name emr_unloader_STATE_CLOCKHIGH -source [get_nets {*|alt_fi_inst|indexsc}] [get_keepers {*altera_emr_unloader:emr_unloader_component|current_state. STATE_CLOCKHIGH}]

    create_generated_clock -name asd_current_state_MISS -source [get_nets {*|alt_fi_inst|ivosc}] [get_keepers {*|asd_cache:asd_cache_inst|current_state. STATE_MISS}]

    create_generated_clock -name asd_cpuread_oneshot -source [get_nets {*|alt_fi_inst| patiosc}] [get_keepers {*|asd_cache:asd_cache_inst|asd_ext_oneshot:cpuread_oneshot|last}]

     

    set_clock_groups -exclusive -group [get_clocks {emr_unloader_STATE_CLOCKHIGH}]

    set_clock_groups -exclusive -group [get_clocks {asd_current_state_MISS}]

    set_clock_groups -exclusive -group [get_clocks {asd_cpuread_oneshot}]

     

     

    Productos relacionados

    Este artículo se aplica a 4 productos

    FPGA de SoC y FPGA Intel® Arria® 10
    FPGA Intel® Cyclone® 10
    FPGA de SoC y FPGA Arria® V
    FPGA Stratix® V

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.