¿Por qué los Ethernet de 10 G MAC de baja latencia Intel® FPGA IP ignorar las solicitudes XON secuenciales cuando se implementan con colas de control de flujo (PFC) basadas en prioridad?

Debido a un problema con la versión de software Intel® Quartus® Prime 18.0.1 y anteriores, el Intel® FPGA IP MAC de Ethernet de baja latencia 10G solo acepta la primera solicitud XON cuando se implementa con colas de Control de flujo basado en prioridad (PFC). Todas las solicitudes XON subsiguientes serán exhaustivas y las colas de pausa restantes se mantendrán en una pausa hasta que el quanta de pausa expire o se convierta en cero.

Para evitar este problema, haga que todas las colas en pausa se reanuden simultáneamente a través de un solo XON o que espere la expiración de la pausa quanta para las colas de prioridad en pausa restantes.

Este problema se corrigió a partir de la Intel® Quartus® versión 18.1 del software Prime Pro Edition.