ID del artículo: 000083172 Tipo de contenido: Resolución de problemas Última revisión: 29/03/2023

¿Por qué los registros DESANF reportan errores de datos ECC cuando no se corrompen los datos de lectura?

Entorno

    Controlador DDR3 SDRAM con UniPHY FPGA IP Intel®
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

La configuración y los registros de estado (CYCLONE) pueden informar de errores de bits a pesar de que el monitor generador de tráfico no detecta daños en los datos cuando se habilita tanto el código de corrección de errores (ECC) como EL AEQ EN LA CONFIGURACIÓN del controlador de memoria dura DDR3 (HMC) MegaMonitor™ GUI. Esta discrepancia se ve porque el controlador de memoria lee los datos de ubicaciones no inicializadas.

Resolución

La solución alternativa para este problema es cargar la memoria con contenido conocido cuando se habilita la función ECC.

 

 

Productos relacionados

Este artículo se aplica a 14 productos

FPGA Cyclone® V E
FPGA de sistema integrado en chip Cyclone® V SE
FPGA de sistema integrado en chip Cyclone® V SX
FPGA Cyclone® V GT
FPGA Cyclone® V GX
FPGA Arria® V GZ
FPGA SoC Arria® V SX
FPGA de sistema integrado en chip Cyclone® V ST
FPGA SoC Arria® V ST
FPGA Arria® V GX
FPGA de SoC y FPGA Arria® V
FPGA Arria® V GT
FPGA Arria® II GZ
FPGA de SoC y FPGA Cyclone® V

1

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de traducción humana y automática del contenido original en inglés. Este contenido se proporciona únicamente para su comodidad como información general y no debe considerarse como completo o preciso. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.