¿Cómo puedo encontrar una explicación de los parámetros SYNOPT_FULL_SKEW, RST_CNTR y CREATE_TX_SKEW en el testbench de simulación de núcleos de Ethernet Intel® FPGA IP de 40 y 100 Gbps de baja latencia?

Los siguientes parámetros de simulación en el archivo de testbench de Ethernet MAC y PHY de 40 y 100 Gbps de baja latencia Intel® FPGA IP no se explican en la guía del usuario.  Consulte las siguientes definiciones:

SYNOPT_FULL_SKEW: Compatible con tolerancia total a las tolerancias según las especificaciones de IEEE. En el ejemplo testbench, esto se desactiva para acelerar el tiempo de inicialización.

RST_CNTR: controla las demoras de restablecimiento para el proceso de restablecimiento de ESE. Se establece en 6 en simulación para acelerar la inicialización. Ignore este parámetro para la síntesis y conserve el valor predeterminado.

CREATE_TX_SKEW: simulación de insalvción de carril a carril.

Es importante que no modifique estos parámetros, de lo contrario, podría fallar la simulación. Estos parámetros están sujetos a la eliminación en futuras versiones del software Quartus® II.

Estas definiciones no están programadas para agregarse a la documentación.