El puente de HARD IP Avalon®-MM TXS Intel® Arria® 10 PCIe* no admite la finalización sin datos después de enviar una solicitud de lectura de memoria cuando el RootPort se encuentra en cualquier estado D de administración de energía.

Según las especificaciones de PCIe, cuando un RootPort envía una solicitud de memoria durante el estado D de administración de energía, el EndPoint debe devolver una finalización sin datos. Aunque la PI dura de Intel® Arria® 10 PCIe* puede recibir la finalización sin datos, el puente Avalon®-MM TXS siempre espera que se complete con los datos. El puente Avalon-MM TXS eliminará cualquier finalización sin datos después de que se envíe una solicitud de lectura de memoria desde la interfaz Avalon-MM TXS.

Cuando la aplicación del usuario utiliza la interfaz Intel® Arria® 10 Avalon®-MM para PCIe* en modo de puerto raíz, el punto de conexión conectado siempre recibirá la finalización con los datos después de que el punto de conexión envíe una solicitud de lectura de memoria.

Según las especificaciones de PCIe*, cuando un RootPort está en cualquier estado D de administración de energía, debe enviar la finalización sin datos después de recibir una solicitud de lectura de memoria. la interfaz Intel® Arria® 10 Avalon®-MM para PCIe* en modo de puerto raíz infringe esta regla.

No existe ninguna solución para este problema. La aplicación y el software del usuario deben ser conscientes de la limitación y asegurarse de que este escenario no se produzca.

Cuando se utiliza la interfaz Intel® Arria® 10 Avalon®-MM para PCIe* en modo de puerto raíz, tenga en cuenta que el punto final siempre recibirá la finalización con datos de una interfaz Intel® Arria® 10 Avalon®-MM para PCIe* en modo de puerto raíz.

Este problema no se resolverá en una versión futura del software Intel® Quartus® Prime Edition, ya que la pi de disco duro Intel® Arria® 10 tiene compatibilidad limitada con el estado D de administración de energía.