¿Por qué veo errores al compilar el controlador basado en DDR3 UniPHY con HPS en la diseñadora de plataformas?

Podría ver los siguientes errores durante la etapa de compilación análisis y síntesis para los controladores basados en DDR3 UniPHY con el sistema de procesadores duros (HPS) en la diseñadora de plataformas:

Error: Entrada de puerto DATAIN en atom "{hierarchy}.config_1", que es un cyclonev_io_config básico, no está conectado ni configurado legalmente
Información (129003): el puerto de entrada DATAIN se impulsa por una señal constante, pero el compilador espera que este puerto de entrada esté conectado a una señal real.

Error: El puerto de entrada ENA en atom "{hierarchy}.config_1", que es un cyclonev_io_config básico, no está conectado ni configurado legalmente
Información (129003): El puerto de entrada ENA es impulsado por una señal constante, pero el compilador espera que este puerto de entrada esté conectado a una señal real.

Error: actualización del puerto de entrada en atom "{hierarchy}.config_1", que es un cyclonev_io_config básico, no está conectado ni configurado legalmente
Información (129003): el puerto de entrada UPDATE se impulsa por una señal constante, pero el compilador espera que este puerto de entrada esté conectado a una señal real.

Este problema se produce cuando se utiliza la generación diferida de la herramienta de diseño de plataformas, donde el controlador DDR3 se genera sobre la marcha durante la compilación. El método correcto para compilar correctamente el diseño es el siguiente:

1. Cree el sistema de la diseñadora de plataformas.
2. En el sistema de la diseñadora de plataformas, genere la PI del controlador DDR3.
3. Incluya el archivo .qip resultante en los archivos de su proyecto y no en el archivo .qsys.