ID del artículo: 000082190 Tipo de contenido: Resolución de problemas Última revisión: 26/09/2022

¿Por qué el diseño de referencia de PCI Express a DDR2 para Arria® II GX no se compila correctamente?

Entorno

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

El siguiente error podría aparecer durante la etapa de instalación al compilar el PCIe a DDR2 para fines de Arria® Diseño de referencia de II GX:

Error (176623): La fuente que impulsa los siguientes puertos debe ser la misma

Error (176624): fuente top_example_chaining_pipen1b_ddr:core|ddr2_sodimm_x64:ddr2_sodimm_x64_inst|ddr2_sodimm_x64_controller_phy:ddr2_sodimm_x64_controller_phy_inst|ddr2_sodimm_x64_phy:ddr2_sodimm_x64_phy_inst|ddr2_sodimm_x64_phy_alt_mem_phy:ddr2_sodimm_x64_phy_alt_mem_phy_inst|ddr2_sodimm_x64_phy_alt_mem_phy_seq_wrapper: seq_wrapper|ddr2_sodimm_x64_phy_alt_mem_phy_seq:seq_inst|seq_mem_clk_disable impulsa el puerto SRESET en atom top_example_chaining_pipen1b_ddr:core|ddr2_sodimm_x64:ddr2_sodimm_x64_inst|ddr2_sodimm_x64_controller_phy:ddr2_sodimm_x64_controller_phy_inst|ddr2_sodimm_x64_phy:ddr2_sodimm_x64_phy_inst|ddr2_sodimm_x64_phy_alt_mem_phy: ddr2_sodimm_x64_phy_alt_mem_phy_inst|ddr2_sodimm_x64_phy_alt_mem_phy_clk_reset:clk| DDR_CLK_OUT[0] .mem_clk_ddio

Error (176624): fuente de unidades GND del puerto SRESET en atom top_example_chaining_pipen1b_ddr:core|ddr2_sodimm_x64:ddr2_sodimm_x64_inst|ddr2_sodimm_x64_controller_phy:ddr2_sodimm_x64_controller_phy_inst|ddr2_sodimm_x64_phy:ddr2_sodimm_x64_phy_inst|ddr2_sodimm_x64_phy_alt_mem_phy:ddr2_sodimm_x64_phy_alt_mem_phy_inst|ddr2_sodimm_x64_phy_alt_mem_phy_clk_reset: clk|ddio_mimic

Este problema existe en Intel® Quartus® software e IP versión 10.1 y superiores.

Resolución

Para resolver el error, debe modificar el archivo ddr2_sodium_x64_phy_alt_mem_phy.v

Encuentre la señal "sreset" en el módulo arriaii_ddio_in creación de instancias:

Cambio:

arriaii_ddio_in ddio_mimic(
    .datain     (fb_clk),
    .clk        (measure_clk_2x),
    .clkn       (),
    synopsys translate_off
    .devclrn(),
    .devpor(),
   synopsys translate_on
    .ena        (1\'b1),
    .areset     (1\'b0),
    .sreset     (1\'b0),
    .regoutlo   (),
    .reindex   (mimic_data_2x),
    .dfflo      ()
);

Para

arriaii_ddio_in ddio_mimic(
    .datain     (fb_clk),
    .clk        (measure_clk_2x),
    .clkn       (),
    synopsys translate_off
    .devclrn(),
    .devpor(),
   synopsys translate_on
    .ena        (1\'b1),
    .areset     (1\'b0),
    .sreset     (seq_clk_disable || ctrl_clk_disable[1]),
    .regoutlo   (),
    .reindex   (mimic_data_2x),
    .dfflo      ()
);

Productos relacionados

Este artículo se aplica a 1 productos

FPGA Arria® II GX

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.