Debido a un problema con el ejemplo de diseño de Intel® Arria® 10 10GBASE-R, la dirección de compensación del mapa de registro para RX SC FIFO es de 9400h y TX SC FIFO de 9600h.
Sin embargo, en la "Guía del usuario de ejemplo de diseño de IP de Ethernet de baja latencia 10G MAC Intel Arria 10 FPGA" (ug-20016), la dirección de compensación para RX SC FIFO es D400h y TX SC FIFO es D600h.
La dirección de compensación del mapa de registro del ejemplo de diseño 10GBASE-R para TX SC FIFO y RX SC FIFO se modificará para que coincida con la dirección de compensación de mapa de registro en la guía del usuario del ejemplo de diseño ug-20016.
Este problema se resolverá en una versión futura del software Intel® Quartus® Prime.