ID del artículo: 000081957 Tipo de contenido: Resolución de problemas Última revisión: 20/12/2022

¿Por qué el núcleo de PHY de velocidad múltiple de rx_digitalreset y tx_digitalreset del núcleo phy de velocidad Intel® FPGA IP múltiple de 1G/2,5G/5G/10G no se puede conectar con el controlador de restablecimiento phy del transceptor Intel...

Entorno

  • Intel® Quartus® Prime Pro Edition
  • Ethernet de velocidad múltiple de FPGA IP Intel® PHY 1G 2.5G 5G 10G
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Debido a un problema con el software Intel® Quartus® Prime, la Intel® FPGA IP PHY de velocidad múltiple de Ethernet 1G/2,5G/5G/10G tiene un tipo incorrecto de interfaz para las señales rx_digitalreset y tx_digitalreset , por lo tanto no puede conectar estas dos señales al controlador de reinicio del transceptor PHY Intel FPGA IP en la herramienta de diseño de plataformas. El tipo correcto de interfaz para las señales rx_digitalreset y tx_digitalreset es que el conducto NO se reinicia.

    Resolución

    Exporte las señales rx_digitalreset y tx_digitalreset desde Platfrom Designer y conéctese manualmente a nivel de transferencia de registro (RTL). Este problema se corrigió a partir de la Intel® Quartus® versión 18.1 del software Prime Pro Edition.

    Productos relacionados

    Este artículo se aplica a 3 productos

    FPGA de SoC y FPGA Intel® Arria® 10
    FPGA de SoC y FPGA Arria® V
    FPGA de SoC y FPGA Intel® Stratix® 10

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.