ID del artículo: 000081487 Tipo de contenido: Resolución de problemas Última revisión: 04/06/2013

¿Se puede controlar la señal de mem_reset_n DDR3 mediante un registro accesible al usuario?

Entorno

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción No, no existe un registro accesible por el usuario para controlar el estado de la señal de mem_reset_n. El usuario puede afirmar mem_reset_n haciendo valer las entradas global_reset_n o soft_reset_n al controlador. La cantidad de tiempo que se afirma que la mem_reset_n activa-baja está bajo el control del controlador DDR3.
Resolución

Productos relacionados

Este artículo se aplica a 20 productos

FPGA de sistema integrado en chip Cyclone® V SX
FPGA Arria® V GT
FPGA Arria® V GZ
FPGA SoC Arria® V ST
FPGA SoC Arria® V SX
FPGA Stratix® V E
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Stratix® V GX
FPGA Arria® II GZ
FPGA Stratix® III
FPGA Stratix® IV E
FPGA Stratix® IV GT
FPGA Stratix® IV GX
FPGA Cyclone® V GT
FPGA Cyclone® V GX
FPGA Cyclone® V E
FPGA Arria® V GX
FPGA de sistema integrado en chip Cyclone® V SE
FPGA de sistema integrado en chip Cyclone® V ST

Descargo de responsabilidad

1

Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.