Problema crítico
Descripción
En diseños que contienen múltiples bloques PMA con E/S LVDS, el Canales LVDS de diferentes funciones MegaCore de Ethernet de triple velocidad no comparten un PLL común.
Este problema afecta a diseños que contienen Stratix II, Stratix II familias de dispositivos GX, Stratix III y Stratix IV E/GX.
Resolución
No hay solución alternativa. Este problema se corrigió en la versión 11.0 de Triple-Speed Función MegaCore de Ethernet.