ID del artículo: 000081464 Tipo de contenido: Resolución de problemas Última revisión: 02/09/2012

¿Por qué veo mem_k y mem_k_n par de reloj como puertos de salida sin restricciones en TimeQuest cuando implemento el controlador basado en QDRII SRAM UniPHY?

Entorno

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción

El software Quartus® II y la versión IP 10.0 informan mem_k y mem_k_n par de reloj como puertos de salida sin restricciones porque al archivo SDC generado por el megawizard le falta set_false_path restricción para el par de relojes.

Agregue la siguiente restricción en el archivo SDC para solucionar el problema:

foreach { pin } [concat ] {

set_false_path -to [get_ports ]

}

Este problema se solucionará en la próxima versión del software Quartus II y la IP.

Productos relacionados

Este artículo se aplica a 4 productos

FPGA Stratix® III
FPGA Stratix® IV GT
FPGA Stratix® IV GX
FPGA Stratix® IV E

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.