Para los controladores DDR3 UniPHY, el ancho del bus de datos Avalon depende de la configuración Velocidad en interfaz de Avalon-MM del controlador. Las opciones son de media tasa o de un cuarto de tasa. Un controlador de velocidad media tiene un ancho de datos Avalon 4 veces mayor que el ancho del bus de datos externo. Un controlador de velocidad de un cuarto tiene un ancho de datos Avalon 8 veces más grande que el bus de datos externo.
Cuando ECC está activado, el controlador DDR3 UniPHY añadirá 8 bits adicionales en el bus de datos externo para la palabra de código ECC. Esta palabra de código ECC ocupa los 8 bits más significativos del bus de datos externo.
Por ejemplo, si generó una controladora de velocidad de un cuarto DDR3 de 64 bits con ECC, entonces el bus de datos Avalon tendría 512 bits de ancho y el bus de datos externo tendría 72 bits de ancho (datos de 64 bits de código ECC de 8 bits). Cada ráfaga de escritura Avalon de 1 dará como resultado una transferencia de longitud de ráfaga 8 (BL8) en el bus de datos externo. El bus de datos Avalon se asigna al bus de datos externo de la siguiente manera:
Datos externos 0 [71:0] = {Código ECC 0[7:0], Avalon datos[63:0]}
Datos externos 1 [71:0] = {palabra clave ECC 1[7:0], Avalon datos[127:64]
Datos externos 2 [71:0] = {Palabra clave ECC 2[7:0], datos Avalon[191:128]
Datos externos 3 [71:0] = {Palabra clave ECC 3[7:0], Avalon datos[255:192]
Datos externos 4 [71:0] = {Palabra clave ECC 4[7:0], Avalon datos[319:256]
Datos externos 5 [71:0] = {Palabra clave ECC 5[7:0], Avalon datos[383:320]
Datos externos 6 [71:0] = {Palabra clave ECC 6[7:0], datos Avalon[447:384]
Datos externos 7 [71:0] = {Palabra clave ECC 7[7:0], Avalon datos[511:448]