Para las versiones de software anteriores a Quartus II 13.1, el flujo para simular el lado de entrada de un pin bidireccional con terminación en chip (OCT) dinámica se describe en la solución:
www.intel.com/content/www/xl/es/support/programmable/articles/000081259.html
Para la serie V FPGAs (Stratix® V, Arria® V y Cyclone® V) en el software Quartus II v13.1, si utiliza E/S bidireccional con OCT dinámica, el archivo IBIS generado por el software Quartus® II incluye modelos de las terminaciones de salida y entrada. Esto es compatible con las versiones del modelo IBIS de 4.2 y posteriores.
La OCT dinámica se utiliza cuando una señal utiliza una terminación en chip en serie durante la operación de salida y una terminación en chip paralela durante la operación de entrada. Normalmente, esto se utiliza en la PI de interfaz de memoria externa.
Los modelos IBIS OCT dinámicos del software Quartus II v13.1 tienen un nombre que termina con "g50c_r50c". Por ejemplo: sstl15i_ctnio_g50c_r50c.
En la herramienta de simulación, el modelo IBIS se adjunta a un búfer:
- Cuando el búfer se asigna como salida, se utiliza la terminación en serie (r50c)
- Cuando el búfer se asigna como entrada, se utiliza la terminación paralela (g50c)
Está previsto que esto se documente en una versión futura del Manual del Quartus® II.