Si una imagen .sof se carga por primera vez en el FPGA (utilizando sof2flash o JTAG) cuando la compresión y la actualización de CvP están habilitadas, el error anterior se verá cuando la segunda imagen de núcleo (.core.rbf) se cargue a través de PCI Express.
Esto se debe al hecho de que los archivos .sof siempre están sin comprimir. Por lo tanto, si la primera configuración no está comprimida, el bloque de control de configuración FPGA requiere que los archivos de configuración posteriores sean los mismos.
Si se requiere compresión y modo de actualización de CvP, asegúrese de que la primera imagen cargada en el FPGA utilice compresión (utilice un archivo . pof o .jic al programar el dispositivo flash). Asegúrese de que los pines de MSEL sean correctos para el esquema de configuración requerido.