ID del artículo: 000081200 Tipo de contenido: Resolución de problemas Última revisión: 17/06/2013

¿Por qué se invierte el orden de bytes en la simulación para memorias de doble puerto de ancho mixto?

Entorno

    Edición de suscripción de Intel® Quartus® II
    Simulación
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descripción Debido a un problema en la versión 13.0 y anteriores del software Quartus® II, el orden de bytes para memorias de doble puerto de ancho mixto puede invertirse entre RTL y simulación a nivel de puerta. Este problema puede producirse al inferir una memoria en el código RTL.
Resolución

Para evitar este problema, modifique el código RTL para que la variable de memoria esté organizada de alta a baja en lugar de baja a alta.

Por ejemplo, si tiene la declaración de memoria como se indica a continuación en el código RTL:

type ram_type1 is array (0 to DEPTH-1) of std_logic_vector((DATA_WIDTH -1) downto 0);

Cambie a lo siguiente:

type ram_type1 is array (DEPTH-1 downto 0) of std_logic_vector((DATA_WIDTH -1) downto 0);

Está previsto que este problema se solucione en una versión futura del software Quartus II.

Productos relacionados

Este artículo se aplica a 1 productos

Mostrar todo

1

El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.