ID del artículo: 000081122 Tipo de contenido: Resolución de problemas Última revisión: 20/12/2012

¿Por qué recibo un error de ajuste al compilar el controlador de memoria soft LPDDR2?

Entorno

  • Edición de suscripción de Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Puede ver el siguiente error de ajuste al compilar el controlador de memoria soft LPDDR2 en la versión 12.0SP2 del software Quartus® II:

    "Error (175020): restricción ilegal de anclaje a la región (3, 115) a (112, 115): no hay ubicaciones válidas en la región"

    Esto se debe a un problema con una mejora del preajuste que se corrigió en la versión 12.1 del software Quartus® II.

    Resolución

    Compile su diseño con la versión 12.1 del software Quartus.

    Productos relacionados

    Este artículo se aplica a 6 productos

    FPGA de sistema integrado en chip Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Cyclone® V GX
    FPGA de sistema integrado en chip Cyclone® V ST
    FPGA Cyclone® V E
    FPGA de sistema integrado en chip Cyclone® V SE

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.