ID del artículo: 000080977 Tipo de contenido: Mensajes de error Última revisión: 11/04/2023

Error: El parámetro PLL del canal "output_clock_frequency" se establece en un valor ilegal de "<channel pll="" output="" frequency=""> MHz" y el parámetro DIRECTO DE AVALON está establecido en "false".</channel>

Entorno

  • Edición de suscripción de Intel® Quartus® II
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descripción

    Puede encontrar el error de ajustador Quartus® II anterior si utiliza la PHY personalizada Cyclone® V con un nivel de velocidad de transceptor de -6 y un grado de velocidad de núcleo de -7 en el software Quartus® II versión 13.0. Esto se debe a que el grado de velocidad del transceptor no se ha mapeado correctamente.

    Resolución

    Para solucionar este problema, debe actualizar al software Quartus® II versión 13.0sp1.

    Productos relacionados

    Este artículo se aplica a 4 productos

    FPGA de sistema integrado en chip Cyclone® V SX
    FPGA Cyclone® V GT
    FPGA Cyclone® V GX
    FPGA de sistema integrado en chip Cyclone® V ST

    Descargo de responsabilidad

    1

    Todas las publicaciones y el uso de los contenidos de este sitio están sujetos a los Términos de uso de Intel.com.

    El contenido de esta página es una combinación de la traducción humana y automática del contenido original en inglés. Este contenido se ofrece únicamente para su comodidad como información general y no debe considerarse completa o precisa. Si hay alguna contradicción entre la versión en inglés de esta página y la traducción, prevalecerá la versión en inglés. Consulte la versión en inglés de esta página.