Debido a un problema en el software Intel® Quartus® Prime Pro Edition versión 17.1 y anteriores, verá un comportamiento incorrecto en la simulación para lectura durante la escritura en una RAM de Intel® Stratix® 10 FPGA de un solo puerto con la siguiente configuración de parámetros:

altera_syncram_component.intended_device_family = "Stratix 10"

altera_syncram_component.operation_mode = "SINGLE_PORT"

altera_syncram_component.read_during_write_mode_port_a = "OLD_DATA"

altera_syncram_component.ram_block_type = "M20K"

Esto es solo un problema de simulación, no verá esto en el hardware.

Para solucionar este problema, ejecute la simulación post síntesis o netlist post-fit en lugar de la simulación funcional.

Este problema se ha solucionado a partir de la Intel® Quartus® software Prime Pro Edition versión 18.1.1.